تئوری در مورد اینکه چرا Zen 5 عملکرد کمی در بازی دارد

زمانی که AMD از افزایش 16 درصدی IPC برای Zen5 خبر داد، انتظار داشتم عملکرد بازی با افزایش IPC مطابقت داشته باشد، وقتی اینطور نشد، من متحیر شدم. بنابراین پس از خواندن در مورد Zen5 و دیگر معماری های CPU در وبلاگ چیپس اند پنیر، یک نظریه دارم.

هنگامی که اپل تراشه های M1 خود را در سال 2020 منتشر کرد، این یک طراحی واقعاً پیشگامانه بود، بسیار بزرگتر از سایر هسته های CPU. این دستگاه دارای یک پیش بینی شاخه سریع، ساختارهای بزرگ از کار افتاده، حافظه های پنهان بزرگ و رمزگشای 8 عریض بود که به آن اجازه می داد در مقایسه با Zen 3 یا Sunny Cove دستورالعمل های بیشتری را در هنگام پرواز نگه دارد. انتقال داده های بیشتر از طریق هسته به معنای بیرون کشیدن داده های کمتر از حافظه پنهان یا حافظه اصلی است

اینتل با Golden Cove حرکت به سمت فلسفه طراحی هسته های عظیم اپل را آغاز کرد. رسیور 6 عریض شد و ساختارهای نامناسب به میزان قابل توجهی افزایش یافت، اما همچنان از M1 فاصله داشت. از سوی دیگر Zen 3 و Zen 4 دارای رمزگشاهای 4 عریض و ساختارهای کوچک و نامرتب بودند، اما به دلیل حافظه نهان تاخیر کمتر در همه سطوح، می‌توانستند با Golden Cove همگام شوند.

Zen 5 نشان دهنده تلاش AMD برای دنبال کردن صنعت در طراحی یک هسته گسترده تر و عمیق تر است. عرض هسته و ساختارهای خارج از نظم به سطوحی مانند Golden Cove افزایش یافت که افزایش IPC را علی رغم ماندن در همان گره توضیح می دهد. ارتقاء IPC منجر به عملکرد بهتر بازی نشد که می تواند به چند دلیل باشد.

Clamchowder از Chips and Cheese می‌گوید که ساختارهای بزرگ‌تر Zen-5 به دلیل افزایش تاخیر جلویی حافظه اصلی از بین می‌روند. این ممکن است به این دلیل باشد که دستورالعمل 32 کیلوبایتی L1 Zen5 و حافظه نهان داده 48 کیلوبایتی آن برای تغذیه ساختارهای بزرگ‌تر از نظم درون هسته بسیار کوچک است. اپل M1 را با 192 کیلوبایت دستورالعمل L1 و 128 کیلوبایت حافظه نهان L1 طراحی کرد و هسته Qualcomm Oryon که توسط تیم Nuvia متشکل از برخی از مهندسان سابق اپل که در طراحی هسته M1 کمک کردند، دارای 192 کیلوبایت کش دستورالعمل L1 طراحی شده بود، اما کوالکام مجبور شد این کار را انجام دهد. حافظه پنهان L1 را به 96 کیلوبایت کاهش دهید تا مطمئن شوید که هسته می تواند به اندازه کافی بالا باشد (4 گیگاهرتز گذشته)

به نظر می‌رسد اینتل در نسل بعدی هسته‌های Lion Cove P خود که در Lunar Lake و Arrow Lake دیده می‌شود، تفاوت را تقسیم کرده است و L1 همان 48 کیلوبایت باقی می‌ماند، اما با 192 کیلوبایت حافظه نهان سطح متوسط ​​بین L1 و L2 با تاخیر 9 چرخه بالاتر. اینتل ادعا می کند که این حافظه نهان سطح متوسط ​​تاخیر را بهبود می بخشد "چندین مرتبه بزرگی" و باید به طور چشمگیری به هسته در تغذیه رمزگشای 8 عریض و ساختارهای بزرگ خارج از نظم که در Lion Cove دیده می شود کمک کند. حافظه نهان سطح متوسط ​​همچنین به Intel اجازه می دهد تا L2 را 50٪ از 2 مگابایت در هسته های Raptor lake P به 3 مگابایت در هر هسته با تنها 1 چرخه تاخیر اضافی افزایش دهد که به عملکرد بازی کمک می کند. این حافظه پنهان سطح متوسط ​​همچنین به اینتل کمک می کند تا Lion Cove را با فرکانس 5.7 گیگاهرتز ساعت کند.

بازی یک حجم کاری بسیار حساس به تأخیر است، به همین دلیل است که حافظه نهان 3 بعدی V باعث افزایش بسیار زیادی می شود زیرا L3 بزرگتر به طور چشمگیری نرخ ضربه را افزایش می دهد. به سختی می توان گفت که حافظه نهان 3d-v به این امر کمک می کند، زیرا L1 بسیار بیشتر از L2 یا L3 قابل دسترسی است و آنهایی که تمایل دارند تاخیر بسیار بالاتری نسبت به L1 داشته باشند.